GD32 ADC采样结果老飘？试试定时器触发+DMA的“硬件同步”方案
在电机控制、电源监测等对采样时序要求严苛的应用场景中，ADC采样结果的稳定性直接影响系统性能。许多工程师在使用GD32的ADC+DMA方案时，常遇到采样数据"飘移"、错位的问题。本文将深入分析问题根源，并给出基于定时器触发与DMA的硬件同步解决方案。
1. 为什么ADC采样结果会"飘"？
ADC采样数据不稳定的现象通常表现为：
- 相邻采样点间出现非预期的跳变
- 多通道采样时数据错位
- DMA传输过程中丢失部分数据
这些问题往往源于软件触发时序不可控和DMA传输与ADC转换不同步两大核心因素。
1.1 软件触发的时序缺陷
传统软件触发ADC转换的方式存在以下问题：
// 典型软件触发代码示例 adc_software_trigger_enable(ADC0, ADC_ROUTINE_CHANNEL);这种方式的时序特性：
| 触发方式 | 最小间隔 | 抖动范围 | CPU占用 |
|---|---|---|---|
| 软件触发 | ~10μs | ±5μs | 高 |
| 硬件触发 | 可精确控制 | <100ns | 低 |
1.2 DMA传输的同步问题
即使使用DMA传输ADC数据，若未正确配置，仍可能出现：
- DMA请求过早发出，导致传输不完整
- ADC转换未完成时DMA就开始搬运
- 多通道采样时数据顺序错乱
关键API：adc_dma_request_after_last_enable()的作用是确保DMA请求仅在ADC序列转换完成后才发出。
2. 硬件同步方案设计
2.1 系统架构
完整的硬件同步方案包含三个核心组件：
- 定时器：产生精确的触发信号
- ADC：配置为外部触发模式
- DMA：与ADC深度耦合的数据搬运
[定时器TRGO] → [ADC外部触发] → [转换完成] → [DMA请求] → [内存存储]2.2 关键配置步骤
2.2.1 ADC初始化
void adc_init_hardware_sync(void) { // 时钟与基本配置 rcu_periph_clock_enable(RCU_ADC0); adc_deinit(); adc_clock_config(ADC_ADCCK_PCLK2_DIV4); // 关键配置项 adc_special_function_config(ADC0, ADC_CONTINUOUS_MODE, DISABLE); adc_special_function_config(ADC0, ADC_SCAN_MODE, ENABLE); adc_external_trigger_source_config(ADC0, ADC_ROUTINE_CHANNEL, ADC_EXTTRIG_ROUTINE_T1_TRGO); adc_external_trigger_config(ADC0, ADC_ROUTINE_CHANNEL, EXTERNAL_TRIGGER_RISING); // DMA相关配置 adc_dma_mode_enable(ADC0); adc_dma_request_after_last_enable(ADC0); // 确保DMA在转换完成后请求 // 启用ADC adc_enable(ADC0); gd32_delay_ms(20); adc_calibration_enable(ADC0); }2.2.2 DMA配置要点
DMA需要特别注意以下参数：
- 传输宽度：必须与ADC数据宽度匹配（通常16bit）
- 循环模式：建议启用以实现连续采样
- 优先级：根据系统需求设置
void dma_init_for_adc(void) { dma_single_data_parameter_struct dma_init = { .direction = DMA_PERIPH_TO_MEMORY, .memory0_addr = (uint32_t)adc_buffer, .memory_inc = DMA_MEMORY_INCREASE_ENABLE, .number = BUFFER_SIZE, .periph_addr = (uint32_t)(&ADC_RDATA(ADC0)), .periph_inc = DMA_PERIPH_INCREASE_DISABLE, .periph_memory_width = DMA_PERIPH_WIDTH_16BIT, .priority = DMA_PRIORITY_HIGH, .circular_mode = DMA_CIRCULAR_MODE_ENABLE }; dma_single_data_mode_init(DMA1, DMA_CH4, &dma_init); dma_channel_enable(DMA1, DMA_CH4); }2.2.3 定时器触发配置
定时器作为整个系统的"心跳"，其配置直接影响采样率：
void timer_init_as_trigger(uint32_t freq_hz) { timer_parameter_struct timer_cfg = { .alignedmode = TIMER_COUNTER_EDGE, .counterdirection = TIMER_COUNTER_UP, .clockdivision = TIMER_CKDIV_DIV1, .prescaler = SystemCoreClock / 1000000 - 1, // 1MHz计数器 .period = (1000000 / freq_hz) - 1 }; timer_init(TIMER1, &timer_cfg); timer_master_output_trigger_source_select(TIMER1, TIMER_TRI_OUT_SRC_UPDATE); timer_enable(TIMER1); }提示：定时器频率应根据信号最高频率成分，遵循奈奎斯特采样定理设置。
3. 实战调试技巧
3.1 验证硬件同步
使用逻辑分析仪检查三个关键信号：
- 定时器TRGO输出
- ADC转换完成信号
- DMA传输请求
理想情况下，这三个信号应严格按序出现，时间间隔稳定。
3.2 常见问题排查
| 现象 | 可能原因 | 解决方案 |
|---|---|---|
| 数据全零 | DMA未启动或地址错误 | 检查DMA通道使能及内存地址 |
| 数据错位 | 通道配置顺序不匹配 | 核对ADC通道序号与存储数组 |
| 采样率不符 | 定时器配置错误 | 重新计算预分频和周期值 |
| 数据跳变 | 参考电压不稳 | 增加参考电压滤波电容 |
3.3 性能优化建议
- 对于多通道采样，合理设置各通道的采样时间
- 在DMA中断中处理数据而非轮询
- 使用双缓冲技术减少数据处理延迟
// 双缓冲配置示例 uint16_t adc_buffer[2][CHANNEL_NUM]; volatile uint8_t active_buffer = 0; void DMA_IRQHandler(void) { if(dma_interrupt_flag_get(DMA1, DMA_CH4, DMA_INT_FLAG_FTF)) { active_buffer ^= 1; // 切换缓冲 dma_memory_address_config(DMA1, DMA_CH4, (uint32_t)adc_buffer[active_buffer]); dma_interrupt_flag_clear(DMA1, DMA_CH4, DMA_INT_FLAG_FTF); } }4. 高级应用场景
4.1 电机电流采样实现
在三相电机控制中，需要同步采样三相电流。硬件同步方案可确保：
- 严格同时采样三相电流
- 消除PWM开关干扰
- 精确计算矢量角度
配置要点：
- 使用定时器刹车事件触发采样
- 配置ADC注入通道实现突发采样
- 与PWM中心对齐模式配合使用
4.2 电源质量监测
对于交流电源监测，需要：
- 固定间隔采样（如256点/周期）
- 严格等间隔以保证FFT准确性
- 长时间连续记录
硬件方案优势：
- 不受中断延迟影响
- 精确控制采样间隔
- 低CPU开销实现长时间记录
在最近的一个光伏逆变器项目中，采用这种方案后，ADC采样时序抖动从原来的±5μs降低到<100ns，谐波分析精度显著提升。特别是在电网电压闪变检测中，能够可靠捕捉半个周期内的电压变化。
