德思特TS-AWG 4000 系列脉冲模式发生器将脉冲和边沿整形与再现多级编程模式的能力相结合，大大简化了传统繁琐的多级脉冲生成操作流程。无论是标准逻辑门的测试，还是通用数字系统的表征，这套设备都能轻松生成所需信号。本文将详细解析如何使用TS-AWG 4000脉冲模式发生器，高效执行逻辑门参数测试。
逻辑门参数测试装置的主要特性
多达 4 个逻辑电平
对于每个通道，除了逻辑“0”和“1”之外，还可以定义多达 4 个独立的电压电平来仿真三态缓冲器或总线未驱动时的弱“0”信号。
脉冲模式发生器用户界面
边缘定义
用户可以任意定义级别之间的每个转换的形状。您可以使用此功能将边缘塑造为RC瞬态或添加一个正超调。14位DAC分辨率和318 MHz模拟带宽为您提供了出色的信号保真度。
振幅
德思特TS-AWG 4018 串行数据码型发生器在 50 欧姆时可以达到高达 12 Vpp 的振幅（24 Vpp 进入开路）；此外，它还提供可编程硬件偏移（称为基线偏移），允许将 ±6 V 的电压窗口转换为50 Ohm（±12 V 变为开路）。这样，通过使用基线偏移，仪器可以生成 0 - 12 V 信号到 50 欧姆（0-24 V 到开路）。
多级脉冲
多达 32 个通道的多仪器同步
每个单元有 8 个独立的模拟通道，最多可以同步 4 个单元来构建 32 通道系统。
精细的时间分辨率
得益于先进的信号处理，通道之间的偏移可以以 1 ps 的分辨率进行控制。
生成模式
连续：生成在用户按下开始按钮时开始，在用户按下停止按钮时结束。
突发：仪器等待触发，然后生成选定次数的码型。在突发结束时，仪器等待新的触发。
调制：仪器对生成的模式应用 AM、FM、PM、FSK 或 PSK 调制。
可选标题
存储深度允许模式长度达到 2 Mbits，但可以选择生成一次的整个模式的初始部分，而模式的其余部分重复多次。
直观的用户界面
用户界面允许您使用触摸屏和物理键盘轻松对仪器进行编程。如果您需要将仪器集成到自动测试台中，德思特TS-AWG-4010 系列数据模式发生器可以通过 SCPI 命令由外部控制器控制。
脉冲模式发生器用户界面 - 多级脉冲
标准逻辑门
标准逻辑门是构成所有数字电路的基本逻辑块。
尽管如今数字应用的发展是通过可编程IC实现的，如MCU(微控制器单元)或PGA(可编程门阵列)，但当设计人员需要在可编程IC中无法直接实现的功能或应用不够复杂，无法在电路板上包含可编程IC时，离散门仍然可以应用。在某些情况下，需要增加外部逻辑门以达到可编程设备无法支持的比特率，或插入电平移位器以允许不同电压标准的IC之间通信，或插入多路复用器以增加MCU的引脚数量。
有来自不同逻辑系列(TTL、CMOS、BiCMOS等)的多种类型的器件具有相同的逻辑功能。为了对其进行表征和测试，从最简单的单门(如非、非与、非等)到更复杂的多通道锁存器和计数器，需要生成具有特定特征的信号，如边沿形状、超调、振幅等。
虽然数字信号并不理想，它们需要一些时间来切换，并且可能受到超调的影响，因此正确的测试信号是允许您测试特定功能的模拟信号。
对于所有这些应用，德思特TS-AWG-4010系列串行数据模式发生器是完美的解决方案，因为您可以将数字模式与模拟特性相结合，如边沿定义，振幅，噪声，模拟前端调制。
使用教程
异步逻辑门传播延迟的测量
对于此应用，我们将考虑一个 3 输入与门，但该主题对每个逻辑网络仍然有效。已知与门的3个输入在逻辑上是等价的，但传播延迟等模拟特性取决于内部架构。
输入与门
使用德思特TS-AWG 4000 系列串行数据码型发生器，您可以在被测门的每个输入端定义信号的模拟特性，在通道之间独立设置电压电平和边沿定义。
在下面的图片中，您可以看到此测试的连接：
模式发生器通道 1、2、3 连接到门的输入端。
通道 4 连接示波器作为参考。
与门的输出连接到示波器。
逻辑门参数测试
为简单起见，省略了电源、接地和正确操作与门所需的其他组件
现在让我们看看如何使用软件界面配置码型发生器。
第一步
在 Carrier Data 选项卡中，将级别编号设置为 2，定义比特率并选择 Custom 作为 Pattern Mode。
脉冲模式发生器用户界面 - 自定义模式
第二步
从“Transition Data”选项卡中，定义边缘的形状；在这种情况下，我们将其设置为线性，定义约 4 ns 的上升/下降时间。通过设置每个转换的电压电平来定义电平。
脉冲模式发生器用户界面 - 转换编辑
第三步
模式的定义：
第 1 章：01111111
第 2 章：01111111
第 3 章：00011110
第 4 章：00011110
第 5 – 8 章：未使用
由于我们要评估输入3的传播延迟，所以输入1和2同时变为高电平，当它们稳定后，输入3执行上升沿，保持高电平4个符号，然后执行 一个下降沿。通道 4 的行为与通道 3 相同，用作示波器的参考。
True Arb UI - 导入
第四步
在下面的示波器截图中，我们可以观察到逻辑门输出之间的延迟和 SPG 的频道 4。
检测结果
注意：为了补偿电缆的延迟，可以调整通道 4 的初始延迟。 此设置对于表征输入 3 的输入到输出传播延迟非常有用。 通过更改模式，也可以观察其他输入的行为。
同步开关在异步逻辑门中的作用
使用异步逻辑，研究逻辑门在同时切换两个或多个输入时的行为可能很有趣。因此，从之前的设置开始，我们要测试如果输入 1 处于高电平而输入 2 处于低电平时会发生什么情况。
现在我们加载以下模式：
第 1 章：11000011
第 2 章：00111100
第 3 章：11111111
第 4 – 8 章：未使用
从逻辑上讲，输出应始终为“0”，但根据输入信号的边沿和被测逻辑门的内部架构，可能会在输出上看到尖峰。在下图中您可以看到，虽然输出应该始终为 0，但输入开关处有 2 个尖峰。
总而言之，下面我们报告了关于其他测试的示波器屏幕截图，通过改变上升/下降时间和通道之间的偏差获得。
偏移通道 1 – 2：2 ns
上升/下降时间：4 ns
使用德思特TS-AWG 4000 进行逻辑门测试
正如您在上图中看到的，在输入 1 切换到高电平时，在输出上添加偏斜会出现尖峰。
倾斜通道 1 – 2：0
Ch 1 上升时间 7 纳秒
Ch 1 下降时间 4 ns
Ch 2 上升时间 7 纳秒
Ch 2 下降时间 4 ns
如您在上图中所见，在这些设置下没有任何尖峰。
结论
德思特TS-AWG 4000 系列脉冲发生器为您提供了一套工具来解决数字设备表征中最复杂的应用。
多输出、高压窗口、自定义和调制模式生成等独特功能可帮助设计人员自信地测试其被测设备；易于使用的用户界面使您能够简化和加速最复杂系统的设置。
