Tessent DFT实战：低功耗设计扫描链插入与电源域管理全流程解析
在当今芯片设计领域，低功耗已成为与性能、面积同等重要的关键指标。据统计，采用先进低功耗设计技术的芯片可降低30%-50%的功耗消耗，但同时给DFT（可测试性设计）带来了全新挑战。本文将深入剖析如何利用Mentor Tessent工具链完成低功耗设计的扫描链插入与电源域管理，提供从CPF/UPF文件解析到最终ATPG生成的全套实战方案。
1. 低功耗DFT设计基础与环境搭建
低功耗DFT与传统DFT的核心差异在于电源域感知。当设计包含多个可独立开关的电源域时，测试逻辑的插入必须遵循严格的电源边界规则。Tessent工具通过CPF(Common Power Format)或UPF(Unified Power Format)文件获取电源架构信息，这是整个流程的起点。
环境配置关键步骤：
# 加载设计基础文件 read_verilog top.v read_library -tech lib.tech # 加载低功耗约束文件 read_cpf power.cpf # 或 read_upf power.upf # 进入分析模式 set_system_mode analysis表：CPF/UPF文件中必须包含的关键电源域信息
| 信息类别 | 必需参数 | 示例 |
|---|---|---|
| 电源域定义 | 域名、电压 | create_power_domain PD_CPU -voltage 0.8V |
| 电源状态 | 模式名称、域状态 | add_power_state PD_CPU -state ON {supply_exist true} |
| 隔离单元 | 位置、控制信号 | set_isolation iso_CPU -domain PD_CPU -clamp_value 0 |
注意：Tessent不会修改CPF/UPF文件，所有电源相关单元必须在综合阶段正确定义并标注在约束文件中
2. 电源域感知的扫描链分区策略
扫描链分区是低功耗DFT的核心环节，必须确保：
- 单条扫描链不跨越多个电源域
- 各电源域内扫描链长度均衡
- 包装单元(Wrapper Cell)正确归属到对应电源域
关键操作命令：
# 为电源域指定扫描链配置 set_power_domain PD_CPU -number 8 # 固定链数 set_power_domain PD_GPU -max_length 100 # 限制最大长度 # 查看分区结果 report_scan_partitions -all -expand典型问题与解决方案：
跨域时钟问题：当扫描链的驱动时钟与被驱动触发器属于不同电源域时，需要：
- 确认电平转换器已正确插入
- 使用
set_scan_configuration -clock_mixing no禁止跨域时钟
包装单元归属错误：输入输出包装单元应遵循：
- 输入包装单元归属到驱动逻辑所在电源域
- 输出包装单元归属到被驱动逻辑所在电源域
3. 测试逻辑插入与电源域协同
在电源域约束下插入测试逻辑需要特殊处理隔离单元和电平转换器。Tessent提供多种精细控制选项：
# 基础测试逻辑插入 insert_test_logic -power_aware \ -wrapper_chains \ -edt_channels 4 # 特殊单元处理 set_dft_signal -type TestPoint -isolation_cells \ -level_shifter_cells电源域相关DRC检查要点：
V1-V7：CPF/UPF文件读取后检查
- 电源域定义完整性
- 隔离单元控制信号连接性
V8-V21：模式切换时检查
- 扫描链不跨域
- 测试信号不穿越未隔离的电源域
提示：遇到DRC违规时，先用
report_violations -detailed生成详细报告，再针对性修改CPF/UPF或设计连接
4. 低功耗模式下的ATPG策略
电源感知ATPG需要考虑不同电源状态组合，典型流程包含：
模式定义：在CPF/UPF中声明所有电源模式
add_power_mode FULL_ON -domains {PD_* ON} add_power_mode CPU_ONLY -domains {PD_CPU ON PD_GPU OFF}故障添加：可选择特定电源域
add_faults -power_domains PD_CPU \ -exclude_isolation_cells模式约束：设置捕获周期内的电源状态
add_input_constraints pwr_ctrl -c1 0x1 # 设置为FULL_ON模式
表：不同电源模式下ATPG策略对比
| 模式类型 | 覆盖率目标 | 适用场景 |
|---|---|---|
| 全开模式 | 最高 | 初始生产测试 |
| 部分供电 | 域间连接 | 系统级测试 |
| 交替供电 | 电源序列 | 可靠性测试 |
5. 实战案例：多电压域SoC的DFT实现
某7nm SoC设计包含：
- 3个电压域（0.7V/0.8V/0.9V）
- 5个可独立开关电源域
- 12组隔离单元
解决方案分步实施：
电平转换器处理：
set_dft_signal -type LevelShifter \ -hookup_pins VDD/VSS \ -test_mode level_bypass扫描链平衡：
set_scan_configuration -clock_mixing no \ -power_domain_balance \ -max_length 200模式相关测试：
create_patterns -power_mode FULL_ON \ -fault_coverage 98% \ -increment
最终实现98.5%的故障覆盖率，同时满足各电源域的静态功耗约束。测试时间较传统方法减少40%，这得益于电源域感知的并行测试架构。
