1. 量子神经网络架构搜索的挑战与机遇
量子神经网络（QNNs）作为量子计算与机器学习的交叉领域，正逐渐从理论走向实践。与传统神经网络不同，QNNs通过参数化量子电路（PQC）实现计算，这种独特的计算范式带来了前所未有的可能性，但也面临着特殊的挑战。
在NISQ（噪声中等规模量子）时代，量子设备的限制尤为突出。当前量子计算机通常只有50-100个量子比特，且存在显著的噪声和错误率。在这种环境下设计高效的QNN架构，需要考虑三个关键因素：计算精度、资源消耗和实际可部署性。传统的手工设计方法很难在这三者之间找到平衡点，这正是QNAS框架要解决的核心问题。
量子神经网络架构搜索与传统NAS的根本区别在于其物理实现的特殊性。量子电路的设计不仅影响模型性能，还直接决定了能否在真实硬件上运行。例如，过多的量子门操作会增加电路深度，导致噪声累积；而过于复杂的纠缠模式可能超出设备的物理连接限制。此外，量子比特的稀缺性使得"电路切割"技术成为必需——将大电路分割成能在有限量子比特设备上运行的小模块，但这会带来指数级的计算开销。
2. QNAS框架的核心设计原理
2.1 硬件感知的SuperCircuit训练
QNAS采用了一种创新的"一次训练，多次评估"策略。其核心是构建一个包含所有可能架构选择的SuperCircuit（超级电路），通过参数共享机制实现高效评估。这种方法显著降低了搜索成本，使得在量子计算资源有限的情况下进行大规模架构探索成为可能。
SuperCircuit的设计考虑了量子计算的独特性质。它包含了多种嵌入方式（角度编码和振幅编码）、可变的量子比特数量（2-8个）、不同的电路深度（1-4层）以及多样化的纠缠模式。这种设计确保了搜索空间的广泛性和实用性，同时保持了电路的可训练性。
训练过程中，QNAS采用了一种"早停"策略。通过相关性分析发现，仅需2-5个训练周期就能可靠地预测架构的最终性能。这一发现大幅提升了搜索效率，使得在量子设备上运行大规模搜索变得可行。
2.2 多目标优化与NSGA-II算法
QNAS框架的创新之处在于其三维优化目标：
- 验证误差（F1）：直接衡量模型的预测准确性
- 运行时成本（F2）：估计实际执行时间，考虑门操作数量、电路深度等因素
- 切割开销（F3）：在目标量子比特预算下所需的子电路数量
这三个目标通过NSGA-II算法进行协同优化。NSGA-II是一种经典的多目标进化算法，其核心优势在于能够找到Pareto最优前沿——即在不牺牲其他目标的情况下无法进一步改进任一目标的解决方案集合。
在QNAS中，每个候选架构都被编码为一个"基因组"，包含嵌入类型、量子比特数、电路深度、纠缠范围和CNOT模式等参数。通过选择、交叉和变异等遗传操作，算法逐步探索最优的架构组合。特别值得注意的是，QNAS采用了"拥挤距离"机制来保持种群多样性，确保搜索能够全面覆盖设计空间。
3. 量子神经网络搜索空间的设计
3.1 嵌入策略的比较与选择
QNAS支持两种主要的量子态嵌入方式：
- 角度编码：将经典数据转换为量子比特的旋转角度
- 振幅编码：直接将数据编码为量子态的振幅
实验表明，对于图像数据（如MNIST和Fashion-MNIST），角度编码（特别是Y轴旋转）表现最佳；而对于结构化数据（如Iris数据集），振幅编码则显示出明显优势。这种差异源于不同数据类型的信息密度和量子表示效率。
角度编码的优势在于其对噪声的鲁棒性和实现的简便性。Y轴旋转（RY门）特别适合图像数据，因为它能更好地保留空间特征。振幅编码虽然能更高效地表示高维数据，但对输入规模的限制较大（n个量子比特只能编码2^n维数据），且对噪声更为敏感。
3.2 纠缠模式的影响分析
纠缠是量子计算的核心资源，但如何设计高效的纠缠模式却是一大挑战。QNAS探索了四种CNOT门应用模式：
- 全部（All）：每个量子比特都与其目标量子比特纠缠
- 奇数（Odd）：仅奇数索引的量子比特作为控制位
- 偶数（Even）：仅偶数索引的量子比特作为控制位
- 无（None）：不引入纠缠
研究发现，稀疏纠缠模式（如"奇数"或"无-奇数"交替）在大多数情况下表现最佳。这种模式既提供了足够的量子关联，又避免了过度的纠缠导致的"贫瘠高原"现象——即梯度消失问题。相比之下，密集纠缠（"全部"模式）往往导致训练失败，验证准确率接近随机猜测。
纠缠范围（即控制位与目标位之间的距离）也显著影响性能。适中的范围（如r=2）通常比最近邻（r=1）或全连接（r=⌊n/2⌋）表现更好，这反映了在表达能力和硬件限制之间的平衡。
4. 实际部署的考量与优化
4.1 电路切割技术的整合
量子硬件的限制使得电路切割成为必要技术。QNAS创新性地将切割开销（F3）作为明确的优化目标，这在量子架构搜索领域尚属首次。切割开销的计算基于目标量子比特预算（Qtarget），通过启发式方法估计所需子电路数量。
关键发现是：通过显式优化F3，QNAS能将平均切割开销降低62.8%，同时保持相当的准确率。这意味着在实际部署时，这些架构的运行时间将大幅缩短，因为子电路数量直接决定了需要执行的量子电路实例数。
以一个8量子比特、2层深度的电路为例，在Qtarget=4的情况下，QNAS找到的最佳架构仅需5个子电路（如图15所示）。这种分割策略将原始电路按功能模块分解，最小化了子电路间的相互依赖，从而减少了经典后处理的开销。
4.2 硬件映射与噪声适应
量子电路在实际设备上运行需要经过"转译"过程——将逻辑电路映射到物理量子比特并适应设备的原生门集。QNAS集成了转译分析，能够评估候选架构在特定硬件上的表现。
使用IBM Quantum的"fake backend"模拟器，QNAS可以准确预估真实硬件上的性能。这些模拟器包含从实际设备采集的噪声特性，如T1/T2弛豫时间、门错误率和读出错误等。通过这种噪声感知的评估，QNAS发现的架构在真实设备上表现更加可靠。
转译过程通常会增加电路深度和两量子比特门数量。例如，一个8量子比特的电路在转译后深度可能从10增加到14，这是由于需要插入SWAP门来适应设备的物理连接。QNAS的运行时成本目标（F2）考虑了这些开销，确保所选架构在实际部署时仍能保持高效。
5. 实验结果与性能分析
5.1 MNIST数据集的表现
在MNIST手写数字识别任务上，QNAS发现的顶级架构达到了97.16%的测试准确率，仅使用8个量子比特和2层电路。这一性能接近经典神经网络的水平，但使用的资源却少得多。
值得注意的是，最佳架构采用了角度-Y编码和"无-奇数"CNOT模式。这种配置在验证集上达到94.80%准确率，经过完整训练后性能进一步提升。相比之下，密集纠缠的架构表现糟糕，验证了稀疏纠缠的理论优势。
资源使用方面，该架构的运行时成本仅为0.015秒/样本（在模拟器上），切割开销为5（Qtarget=4）。这意味着它既能提供高精度，又能在有限量子比特设备上高效执行。
5.2 Fashion-MNIST的挑战
Fashion-MNIST作为更复杂的数据集，对QNN提出了更大挑战。QNAS在该数据集上的最佳架构达到87.38%准确率，使用5量子比特和2层深度。
与MNIST结果一致，角度-Y编码和稀疏纠缠（"无-无"模式）表现最佳。性能下降（相比MNIST）反映了该数据集更高的内在难度，但结果仍显著优于随机猜测（10%），证明了QNAS在复杂任务上的有效性。
5.3 Iris数据集的特殊案例
Iris数据集展示了不同的特点。在这里，振幅编码的4量子比特、2层架构实现了完美的100%验证准确率。这与图像数据集的结果形成鲜明对比，突显了数据类型对最佳架构选择的重大影响。
小规模数据集（如Iris）允许使用更少的量子比特（Qtarget=2），从而大幅降低切割开销。最佳架构仅需1-6个子电路即可在2量子比特设备上运行，展现了QNAS在不同规模问题上的适应性。
6. 实用建议与经验总结
6.1 架构选择指南
基于QNAS的广泛实验，我们总结出以下实用建议：
- 图像数据优先尝试角度-Y编码，结构化数据考虑振幅编码
- 使用2层中等深度电路作为起点，过深可能导致噪声积累
- 选择稀疏纠缠模式（如"无-奇数"交替），避免"全部"模式
- 纠缠范围设置为量子比特数的1/3到1/2通常效果良好
- 根据目标设备的量子比特数确定Qtarget，平衡性能和可部署性
6.2 训练技巧与调优
量子神经网络训练有其特殊性，以下技巧可提高成功率：
- 学习率设置在0.001到0.005之间，过高易导致不稳定
- 使用参数初始化策略避免梯度消失，如均匀分布在[0,π]
- 监控梯度幅度，如发现"贫瘠高原"需调整纠缠模式
- 早期停止（2-5周期）足以评估架构潜力，节省训练资源
- 最终选定架构后，再进行完整训练（10-12周期）以获得最佳性能
6.3 实际部署注意事项
将QNAS发现的架构部署到真实量子设备时，需注意：
- 转译后的电路深度通常增加30-40%，要预留足够容错预算
- 不同量子计算机的连接拓扑不同，可能影响最佳架构选择
- 噪声特性随设备和时间变化，定期重新评估性能
- 考虑混合量子-经典方案，将计算密集型部分保留在经典计算机
- 对于关键应用，建议在不同设备上验证架构的鲁棒性
量子神经网络架构搜索是一个快速发展的领域，QNAS框架为解决NISQ时代的实际问题提供了系统化方法。通过同时优化精度、效率和可部署性，它帮助研究者和工程师跨越理论与应用之间的鸿沟。随着量子硬件的进步，这种自动化设计方法的价值将愈发凸显。
