告别信号失真！手把手教你用示波器实测PCIe 3.0/4.0的预加重与去加重效果
在高速数字信号传输领域，信号完整性（Signal Integrity）始终是硬件工程师面临的核心挑战。随着PCIe 3.0（8GT/s）和PCIe 4.0（16GT/s）成为当前主流接口标准，预加重（Pre-emphasis）和去加重（De-emphasis）技术的重要性愈发凸显。本文将带您走进实验室，通过Keysight Infiniium S系列示波器和实际PCIe设备，一步步演示如何设置测试环境、捕获关键信号并解读测量结果。
1. 测试环境搭建与设备配置
1.1 必备仪器与连接方案
进行PCIe信号完整性测试需要精心规划实验环境。以下是核心设备清单：
- 示波器选择：推荐使用带宽≥16GHz的实时示波器（如Keysight DSOX91604A），确保能捕获PCIe 4.0的8GHz基频成分
- 差分探头配置：采用高阻抗有源差分探头（如N5381A），其输入电容应<0.5pF以避免信号负载效应
- 测试夹具准备：使用符合PCI-SIG标准的Interposer板（如HSD Interposer）接入被测链路
注意：所有测试连接必须保持阻抗匹配，PCIe规范要求差分阻抗为85Ω±10%
1.2 示波器基础设置
连接好测试系统后，需对示波器进行以下关键配置：
# 在Keysight示波器上设置PCIe模板分析 :ACQuire:MODe HRESolution :TRIGger:MODe EDGE :TRIGger:SOURce CHANnel1 :BWLimit 20GHz同时需要特别注意：
- 采样率设置为实时采样模式，至少40GSa/s
- 垂直刻度调整为50mV/div~100mV/div范围
- 触发类型设为边沿触发，触发电平设在信号幅值的50%处
2. 测试码型生成与测量点定位
2.1 合规测试模式选择
PCIe规范定义了多种测试码型用于均衡参数验证：
| 码型类型 | 码型内容 | 适用测试项目 |
|---|---|---|
| CP0 | 重复的"0101"序列 | 基础信号质量 |
| CP1 | 伪随机二进制序列(PRBS31) | 压力眼图测试 |
| Compliance Pattern | 64个0/64个1交替 | 均衡参数测量 |
对于预加重/去加重效果验证，我们主要使用Compliance Pattern。该码型的低频特性使其特别适合测量Va、Vb、Vc等关键电压参数。
2.2 关键测量点定位
在Compliance Pattern波形中，不同UI位置对应不同的信号状态：
波形示例： [0...0][1...1][0...0][1...1] 64 64 64 64- Va测量点：跳变后的第1个UI（即第65个UI）
- Vb测量点：稳定区的57-62 UI位置
- Vc测量点：跳变前的最后1个UI（即第64个UI）
提示：实际测量时应开启示波器的无限余辉(Infinite Persistence)功能，观察至少500个周期取平均值
3. 预加重与去加重参数实测
3.1 不同Preset下的波形对比
PCIe规范定义了多种Preset组合，以下是常见Preset的实测对比：
| Preset | 预加重(dB) | 去加重(dB) | 典型应用场景 |
|---|---|---|---|
| P0 | 0 | -6.0 | 长距离传输 |
| P4 | 0 | 0 | 基准测量 |
| P7 | 3.5 | -6.0 | 高频损耗严重链路 |
| P8 | 3.5 | -3.5 | 平衡型优化 |
实测步骤：
- 通过设备寄存器设置目标Preset（如P7）
- 捕获Compliance Pattern波形
- 使用示波器游标测量Va、Vb、Vc电压值
- 计算实际预加重/去加重值
3.2 电压参数计算示例
以Preset P7为例，实测数据如下：
# 电压测量值计算示例 Vb = 0.42V # 稳定区测量值 Va = 0.84V # 跳变后第一个UI测量值 # 去加重计算 deemphasis = 20 * math.log10(Vb/Va) # 结果应为-6dB左右同理，预加重值可通过Vc/Vb比值计算获得。建议使用示波器的内置数学函数自动完成这些计算。
4. 结果分析与优化建议
4.1 眼图质量评估
完成电压测量后，建议进一步进行眼图分析：
- 切换测试码型为PRBS31
- 设置示波器眼图分析模式
- 观察并测量眼高、眼宽等关键参数
良好的均衡设置应呈现：
- 眼高≥100mV（PCIe 4.0标准）
- 眼宽≥0.15UI
- 抖动值<0.1UI
4.2 均衡参数优化策略
根据实测结果，可采取以下优化方法：
- 过冲严重：降低预加重值，尝试P5/P6 Preset
- 眼图闭合：增加去加重值，尝试P0/P2 Preset
- 信号振铃：检查PCB阻抗连续性，优化连接器选型
实际项目中，我们曾遇到一个典型案例：某PCIe 4.0设备在P7 Preset下出现接收端误码，通过示波器测量发现Vc电压超出规范15%。将Preset调整为P8后，信号质量明显改善，误码率降至10^-12以下。
