DFT面积优化实战：Shared与Dedicated Wrapper Cell的精准选型策略
在AI加速器芯片设计中，面积预算与测试覆盖率往往如同天平的两端。当项目面临严格的功耗和面积约束时，每个微米都显得弥足珍贵。Wrapper Cell作为DFT实现的关键组件，其选型策略直接影响芯片的测试质量与面积效率。本文将深入剖析Shared与Dedicated Wrapper Cell的技术差异，并给出基于实际场景的决策框架。
1. Wrapper Cell技术本质与核心差异
Wrapper Cell是连接芯片内部逻辑与测试访问端口(TAP)的桥梁，主要承担两种角色：在input端口捕获测试激励，在output端口驱动测试响应。根据实现方式不同，分为Shared和Dedicated两种类型：
// Shared Wrapper Cell典型实现 module shared_wrapper ( input logic data_in, input logic scan_in, input logic SE, // Scan Enable output logic data_out ); always_ff @(posedge clk) begin if (SE) data_out <= scan_in; else data_out <= data_in; end endmodule // Dedicated Wrapper Cell典型实现 module dedicated_wrapper ( input logic data_in, input logic scan_in, input logic SE, input logic test_mode, output logic data_out ); always_ff @(posedge clk) begin if (test_mode) data_out <= SE ? scan_in : data_in; else data_out <= data_in; end endmodule两者关键差异体现在三个方面：
| 特性 | Shared Wrapper Cell | Dedicated Wrapper Cell |
|---|---|---|
| 硬件基础 | 复用设计已有触发器 | 专用测试触发器 |
| 面积开销 | 接近零 | 每个端口增加1-2个门 |
| 时序影响 | 依赖原路径时序余量 | 独立时序路径 |
| 测试模式切换 | 需额外控制逻辑 | 内置完整测试控制 |
| 故障覆盖率 | 基础级(90-95%) | 增强级(98%+) |
在时钟网络设计中，Dedicated Wrapper Cell可提供更稳定的测试时钟分布。例如某AI芯片的时钟树综合数据：
Clock Source -> Dedicated Wrapper -> Clock Buffer -> Sink \-> Shared Wrapper -> Sink测试显示专用方案时钟偏斜降低37%，但面积增加约8%。
2. 关键场景下的选型决策框架
2.1 必须使用Dedicated Wrapper Cell的场景
高扇出控制信号路径：如复位信号、时钟使能等全局网络，采用专用单元可确保：
- 测试激励准确传播
- 避免共享逻辑引入的竞争风险
- 提升故障隔离精度
某7nm GPU芯片实测数据表明，对扇出>100的信号：
- 专用方案测试覆盖率提升12%
- 诊断分辨率提升3倍
内存接口边界：存储器BIST需要精确控制：
- 地址/数据建立保持时间
- 读写命令时序
- 内建自测试(BIST)交互
案例：某LPDDR5接口采用Dedicated Wrapper后：
- 测试时间缩短23%
- 误报率降低至0.1%以下
2.2 适合Shared Wrapper Cell的场景
数据路径流水线寄存器：当满足以下条件时可安全共享：
- 非关键时序路径(slack>100ps)
- 非扫描链主控路径
- 扇出<10的局部信号
面积敏感模块的辅助信号：如：
- 状态机的次要状态信号
- 配置寄存器的低位
- 非功能模式下的监测信号
某图像处理IP实测数据：
- 共享方案节省面积14.7%
- 对整体覆盖率影响<2%
3. 混合部署的工程实践
先进制程下更常采用混合部署策略。某5nm AI芯片的实施方案：
层次化划分：
- 顶层时钟/复位网络 → Dedicated
- 计算核间接口 → Dedicated
- 核内数据通路 → Shared
物理实现约束：
# Innovus实现脚本示例 create_wrapper_cell -type dedicated -ports {clk rstn} -location TOP create_wrapper_cell -type shared -ports {data* cfg*} -module DSP set_scan_configuration -wrapper_cell_usage mixed- 覆盖率验证流程：
- 初始全Shared方案基准测试
- 识别覆盖率<95%的路径
- 逐步替换为Dedicated单元
- 迭代直到满足指标
某项目采用此方法最终达成：
- 面积节省9.8% vs 全Dedicated方案
- 测试覆盖率98.5% vs 全Shared的93.2%
4. 工程权衡的量化评估模型
建立决策矩阵需考虑多维因素：
技术参数权重分配：
- 信号关键性 (30%)
- 时序余量 (25%)
- 面积敏感度 (20%)
- 测试复杂度 (15%)
- 功耗影响 (10%)
评分表示例：
| 评估项 | Shared得分 | Dedicated得分 |
|---|---|---|
| 面积效率 | 9 | 4 |
| 时序保障 | 5 | 9 |
| 测试可控性 | 6 | 9 |
| 实现复杂度 | 8 | 6 |
| 功耗影响 | 7 | 5 |
计算公式：
总分 = Σ(权重×得分) 选择标准：差异>15%时明确选择高分方案实际项目中，可结合EDA工具实现自动化评估：
# 伪代码示例 def wrapper_selection(signal): crit = signal.criticality * 0.3 timing = signal.slack * 0.25 area = signal.area_sensitivity * 0.2 test = signal.test_complexity * 0.15 power = signal.power_impact * 0.1 shared_score = crit*5 + timing*5 + area*9 + test*6 + power*7 ded_score = crit*9 + timing*9 + area*4 + test*9 + power*5 return "Dedicated" if ded_score - shared_score > 1.5 else "Shared"在Tensilica DSP核上的应用结果显示，该模型决策准确率达92%，相比人工决策效率提升6倍。
