大家好，我是老张。
上篇讲了布局的五个铁律。布局做完，接下来就是布线。布线第一个要决定的事：走线多宽？
很多新手画板子，不管什么信号、什么电流，全部用默认的10mil走到底。结果电源线细得像头发丝，大电流一过，线发烫、电压跌落、甚至烧断。另一类人谨慎过度，信号线也走40mil，结果板子根本走不通。
今天这篇只解决一个问题：给定电流，走线该选多宽？文末有一张可打印的速查表，下次画板子直接对着查就行。
目录
一、线宽由什么决定？
二、电流-线宽速查表（1oz铜厚，FR-4，外层走线，温升10℃）
三、线宽不够怎么办？四种方法应对大电流
方法一：用铜皮代替走线
方法二：多条走线并联
方法三：开窗加锡
方法四：多层并联
四、电源走线多宽才够？两个实战案例
案例一：USB供电的STM32板子
案例二：电机驱动板的电源走线
五、画完怎么检查？DRC设对了吗？
六、速查卡（可直接截图保存）
七、线宽检查清单（布线完成后逐条过）
八、本篇总结
一、线宽由什么决定？
线宽选择主要受三个因素制约：
第一，电流承载能力。铜皮有电阻，电流流过就发热。线太细，温升过高，轻则信号不稳，重则烧断走线。这是底线，必须满足。
第二，允许的电压跌落。即使走线不会烧断，电阻也会产生压降。电源走线如果压降太大，到了芯片端电压已经不够了。
第三，制造工艺限制。PCB厂有最小线宽和最小间距的能力。常规工艺最小线宽/间距是6mil，量产能做到4mil。再小要加钱，而且良率下降。
信号线的线宽主要由制造工艺和阻抗要求决定（高速信号才需要算阻抗），电流通常不是瓶颈——一根10mil走线就能承载约1A电流，对于大部分数字信号来说绰绰有余。
电源线的线宽主要由电流决定。这是本文的重点。
二、电流-线宽速查表（1oz铜厚，FR-4，外层走线，温升10℃）
下面这张表是老张根据IPC-2221标准整理的，针对嵌入式最常用的1oz铜厚（35μm）、外层走线、允许温升10℃的情况。
| 电流 | 推荐线宽 | 等效宽度 | 备注 |
|---|---|---|---|
| 100mA | 10mil | 0.25mm | 默认信号线宽度 |
| 200mA | 10mil | 0.25mm | 默认线宽覆盖 |
| 300mA | 10mil | 0.25mm | 默认线宽覆盖 |
| 500mA | 12~15mil | 0.3~0.4mm | 稍有余量 |
| 1A | 20~25mil | 0.5~0.65mm | 常用电源线 |
| 1.5A | 30~35mil | 0.8~0.9mm | 常用电源线 |
| 2A | 40~50mil | 1.0~1.3mm | 建议用敷铜块 |
| 3A | 60~80mil | 1.5~2.0mm | 强烈建议用敷铜块 |
| 5A | 120~150mil | 3.0~3.8mm | 必须敷铜或多层并联 |
| 10A | 300~400mil | 7.6~10mm | 敷铜+开窗加锡+多层并联 |
使用说明：
表中数据是外层走线（顶层或底层）。内层走线散热差，同样线宽承载电流约为外层的一半。如果你有四层板，内层电源层需要加倍宽度或铜厚。
允许温升10℃是通用的安全设计标准。如果散热条件差（密闭机壳、高温环境），须进一步加宽或降额使用。
铜厚2oz时，同样线宽的载流能力约为1oz的1.5倍，有余力也可以按2倍算，但须留足设计裕量。
如果走线很短（比如小于5mm），电流承载能力会高一些，因为两端焊盘能帮助散热。
信号线选宽经验： 10mil对绝大多数信号来说是最优选择——够细，能穿过QFP封装的引脚间隙，能过单排排针间距；够粗，不易在生产中因蚀刻过度而断开，阻抗稳定。老张习惯整板统一用10mil走信号线，只有碰到BGA或高密度连接器才局部降到8mil或6mil。
三、线宽不够怎么办？四种方法应对大电流
方法一：用铜皮代替走线
走线能画多宽受限于引脚焊盘宽度和过孔尺寸，但铜皮可以铺成任意形状。对于超过2A的电源路径，直接用多边形铜皮连接，或者直接覆铜。铜皮还能顺便帮助散热。
Layout时给大电流路径专门画一块铜皮区域，不要用走线模式硬拉。
方法二：多条走线并联
如果引脚焊盘太窄、一根宽线塞不进去，可以在同一层或不同层画多条线并接，效果等于并联电阻，总载流能力为各条走线之和。注意并联的线必须尽量等长、等宽、路径对称，否则电流不会均匀分配。
方法三：开窗加锡
在铜皮上开窗（去掉阻焊层），露出裸铜，生产时自动上锡。锡层的电阻率比铜高约6倍，但增加了导体截面积，载流能力提升。开窗加锡是大电流路径常用的低成本方案，但不适合精密控制阻抗的高频路径——锡的厚度和形状难以精确控制，会引入阻抗不连续。
方法四：多层并联
四层及以上板可以用两层甚至多层的铜皮共同承担大电流，层间用过孔连接。注意并联层之间的过孔数量要足够——过孔本身也有电阻，过孔不够电流分配会不均匀。
多层并联过孔数量估算：常见0.3mm内径的过孔，单个过孔载流能力约0.5A~1A。如果设计电流3A，至少放4~6个并联过孔连接两层铜皮，且过孔尽量靠近焊盘，减少路径阻抗。
四、电源走线多宽才够？两个实战案例
案例一：USB供电的STM32板子
场景：5V USB供电，经过AMS1117-3.3转成3.3V，整板电流峰值约200mA。
USB 5V总线到1117输入端的走线，峰值电流约200mA，对照速查表10mil即可。但走线长了压降也大，如果5V走线有10cm长，铜厚1oz下10mil走线电阻约50mΩ/cm×10cm=0.5Ω，200mA时压降约100mV。一般可以接受，但如果板上还有其他用电点挂在同一条5V上，建议加粗到20mil降低压降。
3.3V输出给MCU和传感器供电，峰值200mA，走线20mil安全余量大，局部10mil也够用。接地不要走线，直接铺地平面，电流从地平面回流——大铜皮电阻极低，压降和发热可以忽略。
案例二：电机驱动板的电源走线
场景：12V供电，驱动两个直流电机，每个电机峰值1.5A，两个电机同时工作时总电流可达3A。
12V主电源总线到电机驱动芯片的走线，单线载流3A，对照表需要60~80mil。可以用一整块铜皮把电源端子、驱动芯片VIN脚、续流二极管连在一起。地回流同样要重视，驱动芯片的地焊盘直接用铜皮拉到电源地，过孔数量要足够（每个功率地焊盘至少4个0.3mm以上过孔），不要走细线。电机输出到连接器的两根线，各承担1.5A，建议40mil以上。
如果你用双面MOS驱动，瞬时峰值可能远高于持续值，走线应按瞬时峰值选宽。
五、画完怎么检查？DRC设对了吗？
画完PCB以后，不要靠肉眼检查每根走线宽度。在EDA软件里设置设计规则（Design Rules）：
为电源网络单独设置最小线宽规则。比如3.3V网络最小15mil，5V网络最小20mil，12V网络最小30mil。
为大电流网络单独设置规则，并打开批量规则检查。
DRC跑完以后，逐个确认报错。有些软件会高亮显示线宽不符规则的走线，看一眼就行。
不要只检查信号线：很多人DRC只看了间距有没有违反，忘了为电源网络配置线宽规则。到了大电流电源网络上，走线跟信号线一样细，DRC却不会报错。
六、速查卡（可直接截图保存）
1oz铜厚外层走线，允许温升10℃：
| 电流 | 最小线宽 |
|---|---|
| ≤300mA | 10mil |
| 500mA | 15mil |
| 1A | 25mil |
| 1.5A | 35mil |
| 2A | 50mil |
| 3A | 80mil |
| 5A | 150mil |
| 10A | 350mil+开窗加锡 |
特殊情况修正：
内层走线：载流能力减半（或线宽加倍）
2oz铜厚：载流能力×1.5~2
短走线（<5mm）：载流能力略高
密闭高温环境：降额使用
多条并联：总载流≈各条之和，但要等长等宽
七、线宽检查清单（布线完成后逐条过）
所有电源网络是否设置了最小线宽规则？
主电源路径线宽是否对照速查表检查过？
超过2A的路径是否用了铜皮或多条并联？
内层电源走线是否按外层一半载流能力做了加宽？
DRC是否已经跑过，并且针对电源网络专门校核？
大电流路径上的过孔数量是否足够？
地回流的路径是否也是宽铜皮，不存在细线卡脖子？
八、本篇总结
线宽选多大，不用每次上网搜、不用翻教材。对着速查表，电流对上宽度，直接画。
十条信号线用10mil，500mA电源走15mil，1A走25mil，2A以上直接铺铜皮。大电流铜皮开窗加锡，多层并联过孔要给足。画完DRC里为每个电源网络单独设好线宽规则，跑一遍逐条看。
记住，能用宽线的地方别走细线。多几mil宽度对PCB厂不增加成本，但对你电路的稳定性和发热量，影响是实实在在的。
下篇预告：《晶振Layout规范：下方禁走线、包地屏蔽、负载电容紧贴引脚》——用正确和错误Layout的对比截图，标注每条规范的物理原因，附无源晶振Layout检查清单。
有用的话，收藏一下，下次画板子布线时翻出来对照速查表。评论区说说你因为走线太细出过什么问题，老张帮你分析。
