关于EDA的各个术语

最近接触到eda相关的领域，设计到eda与agent结合的技术，于是总结了一下eda相关的一些术语里面各个字母的含义

关于EDA的各个术语

流程与领域

• EDA=ElectronicDesignAutomation（电子设计自动化）
• IC=IntegratedCircuit（集成电路）
• ASIC=Application-SpecificIntegratedCircuit（专用集成电路）
• SoC=System onChip（片上系统）

设计描述相关

• HDL=HardwareDescriptionLanguage（硬件描述语言）
• RTL=Register-TransferLevel（寄存器传输级）
• Verilog：不是字母缩写（语言名字）
• SV（常写）=SystemVerilog（SystemVerilog 的简称；严格说是缩写用法）
• VHDL=VHSICHardwareDescriptionLanguage
  其中VHSIC=VeryHighSpeedIntegratedCircuit（超高速集成电路，国防项目名）

约束/脚本/分析

• Tcl=ToolCommandLanguage（工具命令语言）
• SDC=SynopsysDesignConstraints（Synopsys 设计约束）
• STA=StaticTimingAnalysis（静态时序分析）
• WNS=WorstNegativeSlack（最坏负裕量）
• TNS=TotalNegativeSlack（总负裕量）
• SDF=StandardDelayFormat（标准延迟格式）

物理设计（后端）

• P&R=Place&Route（布局与布线）
• CTS=ClockTreeSynthesis（时钟树综合）
• DEF=DesignExchangeFormat（设计交换格式）
• LEF=LibraryExchangeFormat（库交换格式）
• GDSII：传统叫法/行业术语（常被解释为Graphic Data System II，即GraphicDataSystemII；“II”表示第二代）
• OASIS=OpenArtworkSystemInterchangeStandard（开放版图系统交换标准）

版图/制造相关检查

• DRC=DesignRuleCheck(ing)（设计规则检查）
• LVS=LayoutVersusSchematic（版图对原理图/网表一致性）
• PDK=ProcessDesignKit（工艺设计套件）
• PDN=PowerDeliveryNetwork（供电网络/电源分配网络）

寄生、电源与可靠性

• SPEF=StandardParasiticExchangeFormat（标准寄生交换格式）
• RC：不是严格缩写，电学里R=Resistance（电阻），C=Capacitance（电容）
• IR drop：I=Current（电流），R=Resistance（电阻），指电源压降
• EM=Electromigration（电迁移）

指标与接口常见缩写

• PPA=Performance /Power /Area（性能/功耗/面积）
• I/O=Input /Output（输入/输出）