从后端角度浅谈抗辐射设计----三模冗余(TMR)

当做一些宇宙级芯片项目，会受到大量高能粒子和射线的影响，从而导致芯片失效，其中影响最为严重的是单粒子翻转。单粒子翻转（Single-Event Updates），原因是在太空环境中存在大量的高能带电粒子，而CMOS会在其作用下，引发不可预知的电位跳变，从“0”变成“1”或从“1”变成“0”，导致逻辑错误，从而引起整颗芯片fail，然而单粒子翻转造成的逻辑错误不是永久的，而且有一定的发生概率：

其中：为阈值能量，单位MeV；σp(E)为质子单粒子翻转截面积，单位cm2/bit；φ(E)为质子微分流量。

为了降低单粒子翻转影响，可以从工艺上入手，采用抗辐射相关工艺如SOI等；从材料入手，外部采用部分屏蔽材料，增强抗辐射能力；从设计入手，采用三模冗余设计，增加纠错码功能等。今天我们主要来聊聊三模冗余这项技术。

三模冗余设计(TMR)，是最常用的一种容错技术，三个模块采取相同的操作，以多数相同的输出作为表决系统的正确输出，即3取2，因为三个模块是相互独立的，而其中两个模块同时出错的概率是极小的，因此便可保证系统输出的可信度。常用的结构如下图1所示：