1、核心存储单元：浮栅晶体管
NOR Flash的基础是浮栅金属氧化物半导体场效应晶体管
结构与普通MOSFET类似，但在栅极（控制栅）和沟道之间，多了一个被绝缘层（二氧化硅）完全包围的浮置栅极。
浮栅： 存储数据的关键。被高质量的绝缘体隔离，因此一旦电子被注入，在没有外部能量（如紫外线或高压电场）的情况下，可以 trapped（被困住）长达数年甚至数十年，从而实现数据非易失性存储。
控制栅： 外部可以施加电压的栅极，用于控制晶体管的导通/关断，以及进行编程和擦除操作。
绝缘层： 通常是二氧化硅，其质量直接影响数据的保持时间和耐久性。
2、扇区的编程/擦除（PE）耐久性和最小保留时间
以S28HS512TGABHM013为例
高耐久性分区是Infineon Endurance Flex架构的一部分，允许用户将部分存储区域配置为高耐久性区域，适用于频繁写入的应用场景。
最小PE周期指的是在该分区中，整个分区（而非单个扇区）所能承受的最小编程/擦除循环次数。
最小保留时间是指在这些PE周期下，数据能够可靠保留的最小年限（均为2年）。
表格中的数据适用于512Mb和1Gb的SEMPER™ Flash产品。
注意：表格下方有一行说明：
“Minimum cycles is for entire High Endurance Partition.”
意思是“最小循环次数是针对整个高耐久性分区而言的”，即这些PE周期是分区内所有扇区共享的总耐久性指标，通过磨损均衡（wear leveling）机制在整个分区内均匀分配写操作。- 该表格提供了高耐久性分区中256KB扇区的耐久性数据，包括不同分区大小对应的最小PE周期和最小数据保留时间，适用于系统设计中对存储耐久性有要求的应用场景（如日志存储、频繁更新数据等）。
3、为什么分区越大，承诺的PE周期反而越多
3.1 核心概念:分区是一个磨损均衡池
配置一个“高耐久性分区”时，比如包含256个扇区，这256个扇区会组成一个磨损均衡池。主机的写入/擦除操作会被设备的固件动态地映射到这256个物理扇区中的任意一个。这样，写操作被均匀地分摊到所有扇区上，避免了反复擦写同一个扇区导致其提前损坏。
3.2 “最小PE周期”的定义是关键
表格下方的注释明确指出：“Minimum cycles is for entire High Endurance Partition.”（最小周期是针对整个高耐久性分区而言的）。
这意味着：
对于512Mb设备默认的256个扇区分区，制造商保证：在整个分区的所有256个扇区上，累计可以安全地进行总计1，280，000次编程/擦除操作。
对于1Gb设备默认的512个扇区分区，则保证累计总共可以进行2，560，000次操作。
4、扇区和分区的区别
1. 扇区 - 物理基础单元
定义：闪存阵列被硬件划分为一个个“物理扇区”。
类型：该芯片支持两种大小的物理扇区：
256 KB 扇区：主要存储单元。
4 KB 扇区：通常用于存储需要频繁更新的小数据（如配置参数、日志），其耐久性（300，000次）比主阵列的256KB扇区更高（见第1页）。
作用：擦除操作必须以扇区为单位进行。编程（写0）可以在更小的字节或字上进行，但要把0变回1，必须擦除整个扇区。
2. 分区 - 逻辑管理集合
定义：分区是用户通过配置寄存器，将一组连续的物理扇区归类，并赋予其特定管理策略的逻辑集合。
关键特性：
可配置性：用户可以通过Endurance Flex 架构寄存器（第34-37页，第116-119页）来定义分区的大小和类型。例如，你可以指定从扇区0到扇区199这200个扇区为“分区A”。
管理策略：每个分区被配置为不同的类型，享有不同的固件管理算法：
高耐久性分区：在这个分区内的所有扇区上启用磨损均衡。控制器会动态地将主机逻辑地址映射到分区内不同的物理扇区，让擦写次数平均分布，从而提升整个分区的总写入寿命（即Table 4的内容）。
长保留分区：这个分区内的扇区可能采用更保守的编程/擦除算法，或者优先用于存储不常更改的数据，以保证数据能保存25年（见表5），但可能不以最大化耐久性为目标。
4KB扇区的特殊性：文档明确指出（第34页）“4KB sectors are not part of the Endurance Flex architecture.”这意味着4KB小扇区不能加入高耐久或长保留分区，它们有自己独立的耐久性规格。
)
