文为CUDA并行规约系列文章的下篇，本文介绍了5种并行规约算法的实现，并从硬件的角度对它们进行分析和优化，最终给出一个开箱即用的模板代码及其使用示例。
勘误
首先是一个勘误，在上篇中存在一个拼写错误，线程束的正确单词是Warp而不是Wrap，非常抱歉给读者朋友们造成了误解。
写在前面
这是本系列文章的下篇。上篇介绍了一些CUDA并行规约优化涉及到的GPU硬件知识，并给出了两种并不完美的实现。
本文将接着介绍剩下的五种实现，并给出一个开箱即用的CUDA并行规约模板。
算法具体实现（下篇）
V2: Sequential Addressing
先简单回顾一下，在上篇的最后，我们发现V1版本的实现存在Bank Conflict的问题，具体表现为，当
时，
会访问
，
会访问
，
会访问
.....，造成一个Warp里所有线程都同时访问Bank 0，导致这些访问被串行化，严重影响性能。
造成这一问题的根本原因是：同一个Warp里的线程，它们访问的地址存在可变的Stride
Bank机制设计之初的预期就是一个Warp里32个线程访问连续的32个地址，而不是访问分散在各处的地址。
明确了这一点之后，优化方法就很明确了：我们只需要让每个线程都负责其threadIdx对应的内存地址的规约即可，比如
就只管
，
就只管
，这样就不会出现Bank Conflict了。
由于要防止Warp Divergence，所以第一轮循环只有前一半线程在工作，以
为例，第一轮循环只有
到
在工作，那么很显然的，
就需要规约
和
，
需要规约
和
，以此类推。这个过程如下图所示：
在代码实现上也不难，只需要做如下改变即可：
一个容易混淆的点
可能会有读者感到疑惑：总会有一次循环，
会访问
和
，这怎么能算解决了Bank Conflict呢？
这里需要明确的一点是：Bank Conflict是发生在线程间的，而不是一个线程内的指令间的。
从指令执行的角度来分析，就以
为例，这条语句会分4步完成，分别是：读取
，读取
，计算
，写入
。
对
而言，读取
和读取
一定是先后发生的，不会并行，所以也就不存在Bank Conflict。
这里我们再从线程间执行的角度来看看，在
读取
时，
在读取
，这不会发生冲突。但是如果是V1的实现，在
读取
时，
可能会同时在读取
，这就导致了Bank Conflict。
优化效果
根据NVIDIA的数据，这一优化将性能提升了接近1倍，也是相当可观的。
V3: First Add During Load
V2版本已经把硬件上踩过的坑基本都填完了，接下来就是一些细节上的优化。其中有一个思路就是在把数据加载到共享内存的阶段做一些预处理。
比如，我们可以先把
和
规约了，然后存储到
中，把
和
规约了，存储到
中。这样就只需要启动一半的线程，以几乎一半的时间执行完所有的任务。
这一想法还可以进一步推广，如果在加载阶段就提前规约4个元素，那就可以把时间压缩到
。
这一思想就是所谓的算法级联，即结合并行执行和串行执行的策略。这部分更详细的会在后面V6版本里分析。
由于这里NVIDIA的实现和我们的问题定义有冲突，这里就不详细展开了，仅贴出NVIDIA的实现供参考。
实测的数据也验证了这一理论的正确性，时间确实缩短了接近一半。
V4: Unroll the Last Warp
V3版本计算出的有效带宽为17GB/s，远没有达到硬件的上限，所以有理由怀疑这里还存在指令执行上的瓶颈。
观察之后发现，这里的部分循环指令也许可以优化掉。在上篇中，我们提到过：在同一个Warp里，指令执行可以认为是同步的，所以我们可以在最后32个线程工作时去掉__syncthreads。
此外，既然都已经知道这里是最后32个线程在工作了，那循环也不必需要了，可以直接硬编码写
，
，......，最终的修改如下图所示
为什么不需要线程同步了？
因为这里可以保证进入warpReduce的线程是
到
，即一个Warp内的线程。
根据之前的内容，
在执行函数第二行
时，
是一定也在执行第二行，换言之，
是一定执行完成了第一行的，这就保证了在执行取
这个指令时，
存储的一定是规约了
和
之后的值。
那么还有一个疑问：这里
写入了新的
的值是
，这不就破坏了整个规约过程了吗？
事实上，这里
写入了什么并不重要，这是基于两点事实：
首先，
写入
和
写入
一定是在同一个时钟周期内发生的，所以在一开始执行第二行时，
读取到的
一定是没被破坏的
，这确保了
执行的正确性；
其次，在执行完第一行之后，实际上只有
到
真正起作用了，后面16个线程只要不乱写数据妨碍到前16个线程的工作，无论做什么都对结果没影响。
所以理论上讲，这里加个判断，只让
的线程执行，最终的结果都是正确的。这里没有这么做主要是为了防止Warp Divergence。
优化效果
实验数据表明，仅仅是对最后一个Warp做了循环展开，最终性能就优化了接近一倍。
V5: Completely Unrolled
既然只对最后一个Warp进行循环展开优化就这么明显，那能不能再激进一些，把所有循环都丢掉呢？
答案是Yes。
因为一个线程块内的线程数量上限是1024，并且我们要求线程数量是2的整数次幂，所以我们可以枚举所有可能的线程数量，然后仿照之前展开最后一个循环的方法，针对每种情况直接写出对应的展开后的代码。
如果只是在参数列表里加一个blockSize，那么在运行时还是会经过多个无意义的if-else，影响执行效率。这里可以借助C++的模板机制，进一步地提升执行性能。具体的修改如下图所示：
这里的blockSize是在调用时使用模板传递的，这里面的if会在编译时就进行优化。
编译器会使用Dead Code Elimination，根据blockSize删掉不可达的代码，所以最终编译出的二进制里面是不会有这些红色的if的，只有一串顺序执行的指令。
但是模板要求我们在编译阶段就确定blockSize，在实际实现时是比较困难的，这个该如何解决呢？答案是在调用时使用switch来枚举，简单粗暴，如下图所示：
优化效果
V6: Multiple Adds
理论分析
这里我们要从成本的角度来看待一下现有的方案。
和我们租用算力服务器一样，成本可以用使用时间 * GPU核心数量来衡量，这里GPU核心数量可以认为是线程数量，两者之间只有常数倍的差别。
我们假设这样一个场景来计算成本：
只有1个Batch，共有
个元素
启动
个线程来处理，在V5实现中，
这里使用Brent定理：
其中
为算法的估计实际执行时间；
表示算法的总工作量，即一共执行多少次运算；
表示线程数量；
表示算法在最理想的情况下，算法执行的最短用时
很显然，这里
；由于最少也需要执行
步规约，所以
；一通计算可以得到，
，这里具体计算过程见NVIDIA的PPT，这里不再赘述。
带入公式可得，
那么可以计算得到，V5版本算法的成本为
。
但是如果用一个线程串行处理所有数据，成本却只有
，也就是说，我们的并行算法的成本比纯串行处理还要高。那么怎么把这个成本降下来呢？
这里成本变高的本质是：线程数量过多，使得每个线程的工作量太少，导致了整体成本的增大。
那么相对应的，我们可以通过减少线程数量来实现降本增效。具体来说，我们可以使用V3中提到的方法，即在加载数据的阶段就提前做几次规约。
那么具体应该做多少次呢？这里NVIDIA的PPT里给出的数据是应该做
次，如此优化之后，最终的成本能降到
，可以和串行执行持平。
这里把串行和并行搭配使用的策略就是算法级联。
实现方式
这里NVIDIA的实现和我们的问题定义相冲突，所以这里不再赘述了，后面在开箱即用的部分会解释我们是如何处理这一冲突的。
下图是V5到V6版本的变化以及V6的完整代码实现。
优化效果
这里贴出7个版本的优化效果数据表格：
还能再优化吗？
NVIDIA官方的PPT到这里就结束了。我们可以思考一下：V6版本还能进一步优化吗？
也许还可以，比如用循环展开的技巧和最开始的while循环展开一下，这个就作为open issue供大家探讨了。
开箱即用的实现
数据要求
输入：
矩阵按行优先展开成的一个向量
输出：
维向量
要求线程块内线程的数量（block_size）
，并且为2的整数次幂
要求
一定要能整除block_size
NVIDIA官方的实现里似乎没有batch的概念，感觉是想要把输入的所有数据都规约到一个值，因此在V3和V6里面会有跨Block规约的情况。
我们这里就不采用这个方案，而是把
分为了若干个fold，最终的线程数量就是
，在一开始加载数据时就提前规约fold_num次。这个fold_num由调用方传递。
对于一个batch数量大于1024的情况，和数据数量不是2的整数次幂的情况，则需要调用CUDA的上层框架做处理了，这里暂时不考虑这些case。
代码实现
这一实现使用了C++的模板特性，支持调用者自行选择数据类型和规约函数。
template<typename T>
using ReduceFunc = T(*)(T, T);
template<typename T, ReduceFunc<T> reduce_func, size_t block_size>
__device__ void reduceWarp(volatile T *shared_memory, size_t tid) {
if (block_size >= 64) shared_memory[tid] = reduce_func(shared_memory[tid], shared_memory[tid + 32]);
if (block_size >= 32) shared_memory[tid] = reduce_func(shared_memory[tid], shared_memory[tid + 16]);
if (block_size >= 16) shared_memory[tid] = reduce_func(shared_memory[tid], shared_memory[tid + 8]);
if (block_size >= 8) shared_memory[tid] = reduce_func(shared_memory[tid], shared_memory[tid + 4]);
if (block_size >= 4) shared_memory[tid] = reduce_func(shared_memory[tid], shared_memory[tid + 2]);
if (block_size >= 2) shared_memory[tid] = reduce_func(shared_memory[tid], shared_memory[tid + 1]);
}
 PPG信号中的四大干扰源与降噪技术研究」2025年12月17日)
