目录
布局
1. 层
1.1 电源和地的阻抗问题
1.2 单板排布原则
1.3 母板布线原则
1.4 多层板推荐布局
2. 模块划分
2.1 按功能划分
2.2 按频率划分
2.3 按先信号类型划分
2.4 一些注意事项
3.特殊器件布局使用DCDC的时候，可以“入口处”，开关电源也是会产生干扰的；
----------------------------------------------------------------------------------------------------------------------
滤波方面
1. 简述
2.滤波器件
----------------------------------------------------------------------------------------------------------------------
电流与线宽
1.计算方法
参考值
布局
1. 层
1.1 电源和地的阻抗问题
电源层和地层都存在阻抗，但是电源层阻抗>>地层阻抗，所以大量铺地就是尽量让电流从地层跑掉，减少发热量；
1.2 单板排布原则
- 要注意原件下面需要有地平面给予屏蔽；
- 一些重要信号线与地相邻；
- 主电源尽量与地相邻，增加耦合；
1.3 母板布线原则
- 地平面完整；
- 相邻层信号不走平行线，尽量交叉；
- 信号尽量与地平面相邻；
1.4 多层板推荐布局
- 四层板：| 信号1 | GND | Power | 信号2 |
其中信号1走主要信号，电源与地相邻增加耦合性；- 六层板：| 信号1 | GND | 信号2 | Power | GND | 信号3 |
2. 模块划分
2.1 按功能划分
这个好理解，比如划分成DCDC、雷达等，总之顾名思义，按功能进行划分模块；
2.2 按频率划分
这里可以作参考，高频为Mhz-Ghz级别，中频为Khz-Mhz级别，低频为<Khz级别；
2.3 按先信号类型划分
比如数字信号与模拟信号的划分，数字信号中涉及快速开关，容易对模拟信号形成干扰；
2.4 一些注意事项
- 高速信号可以尽量走短线；
- 时钟走短线，加屏蔽线 (时钟频率很快的)；
- 电压基准部分需要远离干扰源；
- 晶振记得靠近IC；
3.特殊器件布局使用DCDC的时候，可以“入口处”，开关电源也是会产生干扰的；
- 电感线圈下面别走一些高速、重要信号；
- 去耦电容因为电容有效范围，记得放在需要去耦部分附近；
滤波方面
1. 简述
电源回路中存在寄生电感、等效电容，过孔，导线等都会产生。并且过孔越长，寄生电感越大；走线、GND与VCC之间都会存在等效电容；
在高低电平跳变时，在等效电感上会形成电势差，▲V=LDlDt▲V=LDtDl
会形成一定的尖峰脉冲，对电路形成干扰，又由于等效电感与导线成正相关，所以可以在IC附近加个电容，跳变时利用电容充放电，减小等效电感形成的干扰
2.滤波器件
- 电感存在一个自谐振频率fcfc,低于它时呈现感性，反之容性；
- 磁珠可以视为电阻与电感串联，主要抑制差模噪声。当低频时电流顺利通过，高频时电流受阻，发热；
- 共模电感可以抑制导线对地的高频噪声；
电容在PCB的EMC应用
- 滤波电容种类：
去耦 减小系统和接口间的耦合。可以理解为IC工作时，会产生噪声，去耦电容用来处理这些噪声，防止该IC对其它电路造成影响； 旁路 在一些会产生瞬态能量的地方，给到一个低阻抗通路。防止别的地方对IC进行影响 储能 –
电容的选择：
RF可以用陶瓷电容、聚酯纤维电容、聚苯乙烯薄膜电容；
对于滤波来说，可以用X7R、Y5V、Z5U等松散介质电容；
板极频率高于50Mhz，可以多用0.01uf电容；去耦、旁路的建议：
1.要注意自谐振特性；
2.在所需要的频率范围内多加电容；
3.靠近IC；
4.旁路电容尽可能放在IC一个平面内；
5.对于多时钟IC，可以把电容VCC处分割开（不用全黏在一起）；
6.对于时钟频率宽的IC，可以把两个容值接近2：1的电容并联放置；储能电容设计：
1.板级储能电容：高频高速单板可以用较大容值(1~22uf)的钽电容，让负载很重的时候电压不会严重下跌；
2.器件级储能电容：应对与高频高数，功耗损耗很大的器件。可以并联1-4个较大容值（1-22uf）的钽电容，这样负载很重的时候，器件周围电压可以保持正常；
电流与线宽
1mm = 39.37mil 1mil=0.0254mm
1.计算方法
先计算 Track 的截面积，1oz=35um=1.35mil
其中：
K 为修正系数，一般覆铜线在内层时取 0.024，在外层时取 0.048
T 为最大温升，单位为摄氏度(铜的熔点是 1060℃)
A 为覆铜截面积，单位为平方 MIL
例子：
内层、250mil宽，最大温升50℃
=8.4A
参考值
